实际的NCO由样位累加器、波形ROM查找表组成，这样的结构很容易用FPGA实现，两个正弦波产生查找表，用Xilinx提供的IP核。本设计中采用了30位的相位累加器，进行相位截断后，用相位累加大路的高10位寻址波形ROM，需要注意的是为了使设计的NCO能用于上变频和下变频操作，波形ROM中所存的内容必须同时提供两路完全正交的正弦波和余弦波。由于是10位寻址ROM，并且指定ROM的字长为8比特有符号数，所以每一块的ROM容量应为210=1K*8，故总共需2K*8的存储量，这在FPGA实现时将耗费大量的内部CLB资源，所以应该重新考虑ROM查找表的设计，尽可能节省存储器资源。对于正弦波和余弦波来说可以得用对称性只存储二分之一周期，甚至四分之一周期，对于前者需要附加一个符号求补器，后者则另需一个相位求补器和符号求补器[4]。
　　2.4 滤波器的实现
　　本设计中滤波器为低通滤波器，截止频率是该通道的码元速率，即2.5kHz。滤波器的采样时钟用此时的系统时钟频率（160kHz）。Xilinx的综合软件Core Generation给出了这种滤波器的实现。如图四所示：
　　模块端口定义如下：
　　CLK——输入信号，滤波器工作时钟160kHz；
　　DIN[N-1.0]——输入信号，滤波器的数据输入，N为位宽，即接收机中乘法器的输出位宽为N=24；
　　ND——输入信号，高有效，为高时表示一个新的数据输入；
　　RDY——输出信号，高有效，为高时表示滤波器己处理完当前数据，可以接收新的数据输入；
　　RFD——输出信号，高有效，为高时表示滤波器输出端口上有一个新的结果数据输出；
　　DOUT——[M-1，0]-输出信号，滤波器的数据输出，M为输出位宽，与发射机的基带码流相对应，这里取M=8。
　　3 小结
　　数字调制解调在FPGA中的实现证明了用FPGA作为软件无线电数字信号处理器件的可行性。使用FPGA的可重构性，可以在系统中实现各种通信模式的算法，充分体现了软件无线电的灵活性。同时，实现了嵌入FPGA的CPU核对芯片的信号处理功能控制。通过嵌入式CPU，可心用软控制芯片的信号处理过程，为以后实现控制信号处理及系统的在线重构打下了基础。
　　【参考文献】
　　[1]杨小牛，楼才义，徐建良.软件无线电原理与应用[M].北京：电子工业出版社，2001.
　　[2]A.Dempster， M.Macleod.Use of Minimum-Adder Multipler Blocks in FIR Digital Filters[J].IEEE Transactions on Circuits and Systems Ⅱ，1995.
　　[3]Xilinx.The Role of Distributed Ariehmetic in FPGA-based Signal Processining[Z]//The programmable Logic Data Book，2000.
　　[4]董金明，FPGA在软件无线电技术实现中的应用[D].北京：北京航空航天大学，2001：47-48.

---

期刊库（http://www.zgqkk.com），是一个专门从事期刊推广、投稿辅导的网站。
　　本站提供如何投稿辅导，寻求投稿辅导合作，快速投稿辅导，投稿辅导格式指导等解决方案：省级投稿辅导/国家级投稿辅导/核心期刊投稿辅导//职称投稿辅导。

---

　　【免责声明】本文仅代表作者本人观点，与投稿辅导_期刊发表_中国期刊库专业期刊网站无关。投稿辅导_期刊发表_中国期刊库专业期刊网站站对文中陈述、观点判断保持中立，不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。请读者仅作参考，并请自行承担全部责任。