在线客服系统

期刊库

教育   经济   科技   财会   管理   
医学   法学   文史   工业   建筑   
农学   水利   计算机   更多>>
 首 页    论文大全   论文精品    学术答疑    论文检测    出书咨询    服务流程    诚信通道    关于我们 

内进化容错模型设计及其可靠性分析(2)

人气指数: 发布时间:2013-11-01 13:37  来源:http://www.zgqkk.com  作者: 娄建安 李阳 余建华
分享到:

 

  3.2实验结论

  记PEi为第一列PE损伤数为i(i<7)的故障模式,试验结果如表1所示。

  表1不同故障模式修复代数统计

  针对SA?0错误,通过MicroblazeCPU对可重配置阵列进行演化在十万代内均能找到正确的解(PEi(i<6)),成功证明了该算法良好的容错特性,在电路设计方面有效改善了传统电路设计中一次设计终身定型的弊端,使电路在遇到故障时可以避开故障单元,实现功能自修复。

  3.3冗余可靠性分析

  图3所示为演化电机的3输入2输出换向电路,分别计算两种不同电路的可靠性[8]。

  由于设计只使用了基本的逻辑单元如与门、或门、与非门和或非门,得到演化方法设计电路可靠性概率pe为:

  相比传统电路设计方法得到的可靠性概率pn为:

  pe和pn概率如图4所示,虚线表示传统电路设计方法生成的电路的故障率,实线表示冗余电路利用演化算法生成电路的故障率。可以看出,当p∈(0,0.5)时pe>pn,即动态可重构冗余电路具有更高的可靠性。

  4结语

  本文通过在FPGA内部集成MicroblazeCPU和可重配置阵列的方式,实现了基于内进化方式容错模型。针对SA故障进行了容错实验,证明该模型具有良好的故障容错能力,为获得具有实时、自适应、容错能力的理想硬件特性提供了新的技术途径。建立了电路可靠性的概率分析模型,并且针对本试验中的具体电路分析了冗余方法结合演化算法设计电路和传统方法设计电路的出错概率,证明了前者具有更高的可靠性。

  参考文献

  [1] YAO X, HIGUICHI T. Promises and challenges of evolvable hardware [J]. IEEE Transaction on Systems Man and Cybernetics, 1999, 29(1): 87?97.

  [2]PAULINE C, ANDY M. Challenges of evolvable hardware: past, present and the plan to a promising future [J]. Genet Program Evolvable, 2011,12: 183?215.

  [3]FUKUNAGE A, HAYWORTH K, STOICA A. Evolvable hardware for spacecraft autonomy [C]// 1998 IEEE Aerospace Conference. Snowmass at Aspen, CO: IEEE, 1998, 3: 135?143.

  [4]KEYMEULEN D, ZEBULUM R S. Fault?tolerant evolvable hardware using field programmable transistor arrays [J]. IEEE Trans. on Reliability, 2000, 49(3): 221?227.

  [5]OBEIDAT F, KLENKE R. Microblaze: an application?independent fpga?based profiler [C]// Proceeding of the 19th ACM/SIGDA international symposium on Field programmable gate arrays. New York, NY, USA: ACM, 2011: 283?285.

  [6]LOU J A, ZHANG Z W, CUI X F. Design and implementation of digital ciecuit evolution based on Virtual reconfigurable platform [J]. Computer Measurement & Control, 2011, 19(11): 2781?2784.

  [7]高玮,尹志喜.现代智能仿生算法及其应用[M].北京:科学出版社,2011.

  [8]王同权.高能质子辐射效应研究[D].长沙:国防科技大学,2003.

  [9]JAHANIRAD H, MOHAMMADI K, ATTARSHARGHI P. Single fault reliability analysis in FPGA implemented circuits [C]// 2012 13th International Symposium on Quality Electronic Design (ISQED). [S.l.]: IEEE, 2012: 49?56.

 


期刊库(http://www.zgqkk.com),是一个专门从事期刊推广、投稿辅导的网站。
  本站提供如何投稿辅导,寻求投稿辅导合作,快速投稿辅导,投稿辅导格式指导等解决方案:省级投稿辅导/国家级投稿辅导/核心期刊投稿辅导//职称投稿辅导。


  【免责声明】本文仅代表作者本人观点,与投稿辅导_期刊发表_中国期刊库专业期刊网站无关。投稿辅导_期刊发表_中国期刊库专业期刊网站站对文中陈述、观点判断保持中立,不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。请读者仅作参考,并请自行承担全部责任。

 
QQ在线咨询
投稿辅导热线:
180-1501-6272
微信号咨询:
fabiaoba-com
咨询电话:18015016272 投稿邮箱:zgqkk365#126.com(#换成@)
本站郑重声明:文章只代表作者观点, 并不意味着本站认同。所载文章、数据仅供参考,使用前请核实,风险自负。
部分作品系转载,版权归原作者或相应的机构   若某篇作品侵犯您的权利,请来信告知.版权:周口博闻教育咨询有限公司 
Copyright © 2005-2023 . 期刊库 版权所有